无源石英晶振内部依靠压电效应实现机械谐振，无法直接用普通 RLC 元件等效。行业统一采用 Butterworth–Van Dyke(BVD)模型，也就是石英晶体标准四元件等效电路，把晶片机械振动特性转化为可计算的电气网络。 负载电容匹配、起振裕量评估、频偏调试、串联 / 并联谐振区分，全部建立在这套模型之上。很多项目出现低温不起振、频率漂移、通信频点偏移，本质都是对 BVD 模型特性理解不足。 浙江赛思电子结合无源晶振大批量应用经验，从原理落地到硬件工程设计，完整解析石英晶体等效电路。

　　一、BVD 石英晶体等效电路基础结构

　　石英晶振等效模型由两条支路构成：

　　1. 动态支路(L1、C1、R1 串联)：表征石英晶片机械振动对应的电气特性

　　2. 静态并联电容 C0：晶片电极、封装引脚、支架形成的寄生电容，不参与机械振动

　　四个核心参数物理意义

　　· L1 动态电感(动电感) 对应石英晶片振动惯性;数值极大(亨利级别)，普通电感无法模拟。频率越低，L1 越大;32.768kHz 音叉晶振 L1 可达数千亨。

　　· C1 动态电容(动电容) 对应晶片弹性形变，数值极小，单位 fF(飞法);决定晶体频率牵引能力。

　　· R1 动态电阻，也就是规格书 ESR 等效串联电阻 代表振动过程能量损耗。R1 越大，损耗越高、起振难度越大;微型封装 1612、2016 无源晶振、32.768kHz 音叉晶体普遍拥有更高 ESR。

　　· C0 静态并联电容 电极与封装寄生电容，通常几 pF;可通过电容表直接测量。

　　关键特点：\(C_0 \gg C_1\)，这直接决定串联谐振频率与并联谐振频率间距很近。

　　二、两大谐振频率：fs 串联谐振 & fp 并联谐振

　　基于 BVD 模型，石英晶体天然存在两个特征谐振频率：

　　1、串联谐振频率 fs

　　

　　L1 与 C1 发生串联谐振，电抗相互抵消，晶体整体阻抗最低，呈现纯阻性(阻值≈R1)。

　　工作在 fs 附近：晶体等效电阻，不适合 MCU 常规 Pierce 振荡电路，多用于晶体滤波器、串联型振荡电路。

　　2、并联谐振频率 fp

　　

　　频率高于 fs;在 fs ~ fp 区间内，石英晶体整体呈感性。

　　重点：市面上 MCU、RTC 芯片通用的Pierce 皮尔斯振荡电路(并联谐振模式无源晶振)，必须工作在 fs 与 fp 之间的感性区间。依靠外接负载电容 CL，和晶体等效电感构成并联谐振。

　　fs 与 fp 之间的频段称为感性工作窗口，窗口宽度由 C1/C0 比值决定。负载电容 CL 越大，工作振荡频率越靠近 fs;CL 越小，频率越靠近 fp。

　　这就是：更换负载电容，晶振输出频率发生偏移的底层原理。

　　三、负载电容 CL 在 BVD 模型中的作用

　　无源晶振规格书标注的负载电容 CL(6pF/12pF/16pF/18pF)，定义为：振荡稳定工作时，从晶体引脚向外看到的等效外部电容。 Pierce 电路计算公式：

　　

　　结合 BVD 模型规律：

　　1. 实际负载电容≠规格 CL → 振荡点偏离标称频率 → 产生 ppm 频差;

　　2. 负载电容过大：振荡点靠近 fs，环路增益下降，容易起振困难;

　　3. 负载电容过小：靠近 fp，频率偏高，同时容易引发过驱动、杂散振荡。

　　四、基于 BVD 模型的硬件设计规范

　　1. 选用并联谐振型无源晶振，严格按照规格书 CL 匹配外部电容;电容优先 NP0/C0G 低温漂材质;

　　2. 新项目优先索取晶振动态参数(R1/ESR、C0)，初步评估起振裕量;

　　3. 微型封装(1612/2016)ESR 偏高，仿真与样机阶段预留调试空间，谨慎使用串联 Rs;

　　4. 32.768kHz 音叉晶体动态参数特殊，不要直接套用 MHz 高频无源晶振电路方案;

　　5. PCB 尽量减小寄生电容 Cstray，防止有效负载电容严重偏离设计值。

　　浙江赛思电子全系列供应无源晶振(石英晶振)，覆盖 32.768kHz 音叉晶体与 8MHz~100MHz AT 切高频无源晶振，封装包含 3225/2520/2016/1612 主流 SMD 规格。 可提供晶振动态参数(ESR、负载电容、C0)，协助工程师基于 BVD 等效模型开展振荡裕量评估、负载电容仿真计算;免费寄送无源晶振样品，配套 Pierce 振荡电路参考方案，解决频偏、起振不稳定等时钟电路难题。